成本砍掉九成！日本封锁二十年的纳米压印机，中国自己造出来了！ 全球半导体行业最近出了件大事，日本佳能一项捂了二十年的看家本事，被国内企业硬生生撕开了一道口子。 2026年6月5日，璞璘科技向力策科技正式交付了一台名为PL-AS的纳米压印光刻设备，不仅完成了8英寸光芯片晶圆的规模化量产验证，还把单片芯片制造成本直接压到了传统DUV方案的一成。这不是实验室里的原型机，是一台可以直接放进产线开干的正经商用设备。 要说清楚这件事有多重要，得先弄明白纳米压印到底是什么，传统光刻机造芯片，用的是光，把电路图“照”在晶圆上。ASML的EUV光刻机一台就要好几亿美元，功耗大得惊人。纳米压印完全换了个思路，不用光，用物理“盖章”。跟活字印刷的道理差不多，先把电路图案刻在模板上，然后像盖公章一样压在晶圆表面的感光材料上，图案就转印过去了。 这招的好处很明显，摆脱了光学衍射的限制，精度能做到0.3纳米级别，理论上比EUV还猛。而且设备结构简单多了，售价只有EUV的10%左右，耗电量更是只需要传统光刻工艺的大约十分之一。佳能自己都说，在15纳米制程下，纳米压印比EUV节能90%，成本降低约23%。 正因为看中了这条技术路线的潜力，日本在这个领域下了血本，佳能从2004年就开始研发纳米压印，2014年花大价钱收购了美国得州的Molecular Imprints公司，把核心技术拿到手。到2023年10月，佳能发布了全球首台商业化纳米压印光刻系统FPA-1200NZ2C，可以实现最小14纳米线宽图案化，相当于5纳米制程节点的逻辑芯片。 2025年8月，佳能又在日本宇都宫斥资500亿日元扩建光刻机工厂，为纳米压印的大规模生产铺路。佳能的目标很明确，要在光刻机领域找一条差异化竞争的路。 问题在于，这条路从根上就被封死了对中国的大门，由于美国的出口管制政策，加上日本在2023年跟风收紧芯片制造设备的出口限制，佳能的纳米压印设备被明确列入了对华禁运的范围。一台好东西摆在那儿，就是不卖。 你这边AI算力爆发，光芯片需求激增，那边人家连门都不让进。传统DUV光刻设备采购周期长、价格贵，成了卡在国产光芯片喉咙里的一根骨头。怎么办？只有自己上。 璞璘科技走的是一条从零开始的自主研发路，不是简单山寨日本产品，2025年8月，他们先推出了第一代设备PL-SR，这是一款步进式纳米压印光刻系统，解决了国产半导体级纳米压印装备“从无到有”的问题。 PL-SR在技术上实现了多项关键突破，平均残余层控制到10纳米以下，最小支持20乘20毫米的模板均匀拼接，可满足线宽10纳米以下的制程需求。更重要的是，它是在对标佳能FPA-1200NZ2C的基础上自主研发出来的。 但PL-SR主要还是面向工艺研发，要真正上产线大规模量产，还得拿出更猛的家伙。不到一年时间，璞璘科技就推出了PL-AS真空气压式晶圆级纳米压印光刻机。 这次不是简单迭代，而是一次原理上的创新突破，传统纳米压印技术在产能和精度之间一直存在矛盾，辊压工艺产能高但残余层不均匀，步进工艺精度高但效率偏低，难以大规模量产。 PL-AS用的真空气压方案完全绕开了这个死结，依靠真空环境实现晶圆整体均匀受力，残余层厚度偏差控制在2纳米以内，同时解决了气泡缺陷问题。 2026年6月，这台设备联合深圳力策科技在8英寸光芯片晶圆上完成了全流程量产核验，各项电学和光学参数全部达标。也就是说，国产纳米压印技术不仅突破了封锁，还能直接替代原有产线里的DUV设备，实现商业化批量供货。 全球AI算力爆发对高速光模块的需求正在疯涨，这套新工艺正好踩在了风口上。国内光芯片厂商再也不用死等高价进口光刻设备，降本增效这件事终于有了踏实的技术底座。 纳米压印技术不只是中国在追，日本打算用它冲击先进制程，大日本印刷公司已经成功开发出线宽仅10纳米的纳米压印光刻模板，宣称可支持1.4纳米等级逻辑半导体图案化，目标在2027年量产。 美国半导体分析机构SemiAnalysis在2026年初发布报告指出，NIL技术在国际芯片领域被认为具备匹敌甚至超过EUV的能力。佳能的设备吞吐量已经达到每小时130片晶圆，并计划在2026年提升到180片。这说明纳米压印不再是“备胎”，而是一条被全球认可的独立路线。 日本在这条路上走得早，确实有先发优势，但它选择了出口封锁来卡别人，这种封锁往往很难真正挡住追赶的脚步。恰恰是这种封锁，逼出了国内企业对气压式压印路线的大胆创新，走出了一条跟日本步进式方案完全不同、但更适合光芯片大面积量产的新赛道。 原有的封锁逻辑正在被重新改写。如今，当全球半导体巨头还在为ASML的EUV设备排队等待的时候，中国已经在自己开辟的新路上跑了起来，而且跑得并不慢。
