华为正式发表半导体演进新原则——韬（τ）定律
近日，在上海举行的国际电路与系统研讨会（ISCAS 2026）上，华为董事、半导体业务部总裁何庭波正式发表了一项半导体演进新原则——韬（τ）定律，提出以“时间缩微”替代过去数十年主导行业的“几何缩微”，作为半导体与电子系统持续演进的新指导原则。“韬”取自希腊字母τ（tau）的音译，在电路理论中代表时间常数，即信号从一种状态切换到另一种状态所需的时间。
摩尔定律的挑战：为什么需要新路径？
自1965年戈登·摩尔提出摩尔定律以来，芯片上的晶体管数量大约每18至24个月翻一番，推动半导体工艺从微米级一路演进到3纳米、2纳米。随着制程逼近原子尺度（仅几十个原子宽），量子隧穿效应导致漏电、发热等问题日益严峻；同时，先进制程的成本急剧攀升——建设一条3纳米产线需要近200亿美元，全球能跟进的玩家只剩两三家。摩尔定律正面临物理极限与经济效益的双重挑战，如何跨越传统工艺路径的局限，已成为全行业亟待攻克的共性难题。
韬（τ）定律的核心主张：从“缩尺寸”转向“缩时间”
华为的韬定律提出以时间本身作为进步的主要度量指标。该理论将单一特征时间常数τ（涵盖从单个晶体管开关到数据中心工作负载的十二个数量级）作为统一的优化目标，通过系统性降低τ值，持续压缩信号传播时延，从而驱动各层级性能、能效和晶体管密度的同步提升。何庭波就此发表了署名论文《多层电子系统的时间缩微理论》，完整阐述了这一理论框架。
核心支撑技术：“逻辑折叠”
实现韬定律的关键技术之一是“逻辑折叠”。传统芯片逻辑单元通常基于二维平面布局，随着规模扩大，信号路径越绕越长，带来更高延迟和功耗。逻辑折叠的思路，是把原本平面的电路布局立体“折叠”起来，让关键模块在物理距离上大幅拉近，从而有效缩短信号传输路径。在固定工艺节点下，该技术可使晶体管密度单代跃升55%——这一提升幅度过去需要三年的几何缩微才能实现。
多层级的协同优化体系
韬定律并非单一技术，而是构建了一套贯穿器件、电路、芯片到系统四个层面的多层级协同优化体系：
· 器件层：从优化晶体管电阻和寄生电容入手，压缩物理底层的时间常数τ；· 电路层：通过逻辑折叠大幅缩短信号传播的物理距离；· 芯片层：通过“软件、架构、芯片”的全栈软硬协同设计，基于实际工作负载实现指令流和数据流的细粒度控制；· 系统层：重构计算系统互联协议，降低系统通信时延。
实践成果与未来蓝图
韬（τ）定律并非停留在理论阶段。何庭波透露，过去六年，华为基于该定律已成功设计并量产了381款芯片，覆盖智能手机、AI计算、通信、车载等多个领域。采用逻辑折叠技术的麒麟2026手机芯片计划在秋季发布，量测数据显示：在固定工艺节点下，晶体管密度增幅达55%，能效改善41%，主核峰值频率达到3.1GHz。华为更长远的目标是到2031年，基于韬定律的高端芯片晶体管密度达到1.4纳米制程的同等水平。
长远意义与开放合作
韬定律是中国企业首次在全球半导体领域提出系统性的产业指导原则。未来半导体竞争可能从“最先进工艺”转向“成熟工艺+系统级创新”的综合能力较量。何庭波在演讲中表示：“未来一定属于开放合作。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”
