巨头集体沉默，才是“韬定律”最狠的注脚 华为把这张牌打出来之后，我发现一个特别有意思的现象：英特尔、台积电、英伟达，到现在没一个公开吱声的。 5月25日，华为董事何庭波在上海扔出了一枚“深水炸弹”，在2026国际电路与系统研讨会上，她正式向全球提出了一个全新的芯片演进理论——韬（τ）定律。核心就一句话：不靠缩小晶体管，靠缩短信号跑路的时间来提升性能。 这套打法翻译成人话就是：以前大家都在拼谁家房子盖得密，华为换了个思路——我修高架桥，让车跑得更快。 消息一出，科技圈炸了。但一个特别有意思的现象是：英特尔、台积电、英伟达，到现在没一家公开吱声的。 正常来说，行业里出了新概念，大佬们要么站台要么怼回去。按英伟达黄仁勋的风格，发布会PPT都能当单口相声讲，这回居然忍住了？说实话，这种沉默比任何反驳都值得琢磨，为什么不敢接话？因为接不起。 何庭波在演讲中拿出的数据很硬：基于韬定律的芯片，在14nm/7nm成熟工艺下，实现了接近5nm/3nm的性能表现。六年时间，累计设计并量产了381款芯片，覆盖手机、AI计算、服务器、汽车电子等多个领域。 具体到即将发布的麒麟9050，采用逻辑折叠技术后，晶体管密度较上代提升53.5%，能效提升41%，CPU主频回升到3.1GHz。综合表现已经超越苹果A18芯片，与台积电3nm工艺的产品基本持平，关键是，这一切都是在没有EUV光刻机的情况下实现的。 台积电、英特尔、三星这些年往EUV光刻上砸了多少钱？一座3纳米工厂百亿美元起步。ASML一台High-NA EUV光刻机单台售价超3.5亿欧元，折合人民币近28亿元。整个产业链的人都指着这口锅吃饭。 现在华为说：逻辑折叠+3D堆叠，同制程下晶体管密度提升53.5%，6年量产381款芯片，如果这条路线真的成立，你让那些花了几百亿买EUV设备的企业怎么接？ 承认吧，自己砸的钱可能没花在刀刃上；否认吧，人家数据摆在那儿。硅谷工程师圈子里已经在讨论这件事了，承认3D堆叠、逻辑折叠技术本身是成熟的。唯一的“质疑”是：华为把它上升为“定律”的说法，还需要更多产品数据来验证。 但话说回来，381款芯片已经量产了，这个验证样本量还不够大？韬定律的本质，是把半导体产业的衡量标准从“空间”换成了“时间”。 过去六十年，芯片行业的核心问题是：谁先把晶体管做得更小。这个逻辑成就了台积电、ASML、英伟达，也决定了全球几万亿美元的资本流向。 现在华为说：这个逻辑该换了。未来的核心问题是：谁能让信号跑得更快。用何庭波的话说——“τ缩放是自登纳德定律以来，第一个在整个计算栈中建立共享优化目标的缩放原则”。 这不是在摩尔定律旁边摆个小摊，是在重新定义整个赛道的裁判规则，如果这个逻辑被行业接受，那过去几十年围绕“制程节点”建立起来的产业估值体系，就得重新算账。 EUV光刻机还是不是必须的？3纳米、2纳米产线还值不值得砸几百亿？台积电的代工霸权还能不能维持？这些问题，没有人敢公开回答。 当然，韬定律不是要彻底否定摩尔定律。何庭波的原话是：摩尔定律“几何缩微”的时代正在结束，但计算需求还在增长，需要新的路，华为做的，不是掀翻桌子，而是在桌子摇晃的时候，找到了一种让所有人继续坐稳的方式。 但这恰恰是最让对手难受的地方。如果华为说“摩尔定律已死”，巨头们可以跳出来反驳。但华为说的是“路走不通了，我修了条新的，你们要不要来试试？”你没法反驳一条已经修通、并且跑通了381款车的路。 所以台积电、英特尔、英伟达选择了最安全的策略——不说话。不是没话说，是不敢说。承认了，自己几百亿美金的产线资产缩水；否认了，万一被打脸更难看。 从2020年到2026年，华为在先进光刻设备受限的情况下，用六年时间走通了这条路。这381款芯片不是实验室里的样品，是已经在服务全球超10亿用户的产品。 当何庭波站在ISCAS 2026的讲台上说“我们失去几何缩微能力，并不意味着失去时间缩微能力”时，台下坐着的全球顶尖专家几乎没有人提出异议，这不是因为华为的话术有多好，而是因为数据摆在那儿。 巨头们的沉默，恰恰证明了这条路正在被认真对待。如果韬定律只是个笑话，英伟达的黄仁勋早就出来怼了。他没说话，是因为他比谁都清楚，这条路的逻辑站得住脚。 一场关于“用什么尺子量芯片”的博弈，已经开始了。而裁判，不是台积电，不是英特尔，是市场和时间。 信源：钱江晚报
